シグナルプロテクション
26.2 JTAGインタフェース静電保護方案3.3 V
一般的なFPGA/ARMで採用されているプログラムダウンロードインタフェースはすべてJTAGインタフェースです。JTAGインタフェースは、よく使用されるダウンロードのクラスです
プログラムのインタフェースであり、常に帯電して抜き差しされるインタフェースでもありますが、帯電して抜き差しされると避けられないことがあります。
静電気またはサージ電流のため、何らかの防護措置を取らないと、ESD静電気放射によってJTAGが破壊されやすい
関連ピンは、CPU内部のコア回路を損傷することもあり、内部回路の永久的な損傷をもたらします。
方案の利点：集積デバイス保護を採用し、信号の完全性を保証すると同時に、静電テストに合格することができる。満
足：IEC 61000-4-2、接触放電30 kV、空気放電30 kV。
