ギガビット・イーサネット対策:サージの脅威を3ステップでクリアします

雷、機器の抜き取り、環境静電気、モーターの始動などのシナリオでは、ネットワークケーブルがスイッチ、カメラ、その他のデバイスに損傷を与える可能性があります。中でもesd(静電気放電、ケーブル放電イベントcdeを含む)は高周波発生やコア部品に直接影響するため、保護設計において特に注意が必要です。この記事では、leimaoのemcエキスパートがイーサネットインターフェイスの中核的な脅威に焦点を当てた3層の保護ソリューションを提供し、ギガビットデバイスがサージや静電気に対する信頼性の高い保護を実現するのを支援します。
一、 イーサネットインターフェイスが直面する3種類の脅威
イーサネットインタフェースは、動作中にさまざまな電磁干渉を受けやすいです。トリガーシナリオと異なる干渉の有害な形態は異なり、標的を定めた防御対策が必要です。
1. esd(静電放電、cdeケーブル放電を含む)
・トリガシナリオ:日常的な機器の取外し、人との接触、環境が乾燥しているときの静電気放出、電源コードを接続したときのcde (common discharge event)など、瞬間集中静電気放出の典型的な形態。
・ハザード特性:ピーク電流は数十アンペアに達することができ、直接phyチップの入力段に作用し、phyチップの損傷を引き起こす主な原因の1つです。このような干渉は、機器の動作や環境の変化など様々な要因によって引き起こされ、他のタイプに比べて発生頻度が著しく高くなります。
・安全規格:iec 61000-4-2規格によると、屋外および産業環境用の機器は、さまざまな静電シナリオに対応するためにレベル4要件(±15 kv空気放電、±8 kv接触放電)を満たす必要があります。
2. 急増
・トリガーシナリオ:主に落雷や電源システムの故障によって引き起こされ、電圧は数千ボルトに達する。エネルギー密度は高いが、発生確率は比較的低い。
・防:IEC 61000-4-5基準によると、屋外装備耐電圧は4kVの波(1.2/50μs)といまの2kAブーム(8/20μs)毀損を防ぐ強いエネルギーによるインターフェース回路でしょうから。
3. eft (electrical fast transient pulse cluster)
・トリガーシナリオ:モーターやリレーなどの機器のスイッチのオン/オフ時に発生します。周波数範囲は5 khz ~ 100 khzです。これは主に信号伝送の安定性に影響し、機器に直接損傷を与える可能性は比較的低い。
・保護規格:iec 61000-4-4規格によると、信号伝送が高周波パルスの影響を受けないようにするために、屋外機器をレベル4(±4 kv)で保護する必要があります。
二、leiditechコアソリューション:3層共同保護
典型的なイーサネット(登録商標)インターフェースを備える必要があるとして孤立変圧器(IEEE 802.3標準た会議がある鎖国と着せ電圧1500 VRMSに抗しきれ,むせ集積common-modeようにコイル)、ボブスミス端末(75Ω抵抗+ 1000pF高圧コンデンサー、common-mode放射線)を減らすため、そして論理に従うと「等級区分エネルギー放蕩+正確なクランプの干渉」層保護システムを構築する:
1. 界面層放電:大きなコモンモードエネルギーの吸収を優先します
leiditechは低容量gdt(ガス放電管、モデル3 r090-5s)を第1レベルの保護として使用し、コモンモード電流の80%を消費することを目的としています。
応答時間< 100ns、電流容量最大5 ka。落雷によるコモンモードエネルギーを速やかに吸収し、後続の保護部品の過負荷を防ぎ、コアチップを保護するための基盤を構築します。
2. トランス層の減衰:干渉エネルギーの強度を低減します
絶縁トランスの絶縁特性を利用し、コモンモードインピーダンスのbob-smith端子の最適化と組み合わせました。
トランスのesdおよびサージエネルギーの減衰率は60%を超えています。ピーク静電流を「数十アンペア」から「数アンペア」に低減することができ、その後のクランプ段の保護圧力を大幅に緩和し、信号伝送への干渉の影響を低減することができます。
3. チップ層クランプ:phyチップを正確に保護します
これは、esdおよびコモンモードサージから保護するための重要なステップです。私たちはleybold社の低容量esdダイオードlgbc03cを使用しています:
・容量値< 0.3 pf。ギガビットイーサネット信号伝送の要件を完全に満たし、信号減衰やエラーコードを防止します。
esd (cde残留電流を含む)とサージエネルギーの差動モード方向を正確にクランプし、phyチップ端の過渡電圧を安全範囲内で制御し、iec 61000-4-2レベル4(±30 kv)やiec 61000-4-5 (4 kv)などの厳しい規格に適合します。

三、落とし穴を避けるためのガイドを設計する
インタフェース保護の失敗は、多くの場合、設計詳細の偏差に関連しています。特にesd保護の面では、shanghai le maou氏は以下の誤解を避けることを提案しています。インタフェース保護の失敗は、多くの場合、設計詳細の偏差と関連しています。特にesd保護に関しては、shanghai le maou氏は以下の誤解を避けることを提案しています。
esdレイアウトの誤解:保護効果は、位置と接続方法によって決まります
・誤った方法:esdダイオードをトランスの前のrj45インタフェースに配置し、「信号ライン-グランド」接続を使用します。
質問:1500 vrmsトランスの絶縁特性は、静電コモンモードエネルギーの消費を妨げます。また、「コモンモード→差動モード」過渡変換をトリガして、phyチップに静電的な影響を与える可能性があります。
lei ma emc担当者が提案する正しい方法は、次のとおりです。トランスのphy側の差動信号ペア間にesdダイオードを接続します。
原理:トランスの減衰静電エネルギーを利用し、esdダイオードの超高速応答(1ナノ秒以下)と組み合わせることで、差動モードでのesd過渡を直接抑制し、保護効率を大幅に向上させることができます。
2. gdtの一般的な誤解:オンデマンドで構成し、冗長性や不足を回避します
・劣悪な環境(屋外/工産品):low-capacitance GDT (3R090-5Sなど)に用いられるべき第1段階として保障するなど、現実にふさわしく補完する必要を後続のGBLC03Cとの协调ESD→GDTパイcommon-modeが後ESDは重点的にクランプdifferential-mode、する間の「エネルギー紛争」を避けた保護効果に影响が出る恐れがある。
・普通の環境(オフィス内):gdtの追加は不要。「トランス減衰+ phy側esd」を使用することで、日常的な静電気シナリオに対応できます。gdtを盲目的に追加すると、代わりに信号干渉が発生することがあります。
3. 保護機能に関する誤解:phyに内蔵されているesd機能のみに依存しないでください。
・誤った認識:phyチップは本質的にesd保護を提供し、外付け部品は必要ないと考えている。
・実用的な制限:phyに内蔵されたesd保護は、最大±8 kvの小さな静電気しか処理できません。cde(内蔵保護限界を超えるエネルギー)やpoeプラグイントランジェントには全く耐えられません。高信頼性の保護を実現するには、gblc03c(±30 kv)などの専用esdデバイスを外部に取り付ける必要があります。
エンジニアは、さまざまな干渉に対する保護ロジックを明確にし、設計ミスを回避できます。そうすることで、ギガビットイーサネット信号の品質を確保しながら、静電気やサージに対するインターフェイスの干渉防止能力を大幅に向上させ、機器の故障率を低減することができます。
電磁両立性ソリューションおよび部品供給のリーディングブランドであるleiditechは、esd (gblc03cなど)、tvs、tss、gdt (3 r090-5sなど)、mov、mosfet、ツェナー、インダクタなどの製品を提供しています。leiditechは経験豊富なr & d異なるアプリケーションシナリオのためのカスタマイズされた保護ソリューションを提供することができますチーム(屋外/屋内,poe /非poe),ギガビット機器インターフェイスのセキュリティを確保。
返信を残す
- Localized Replacement Selection: ULC0502P3L vs. Infineon ESD5V3U2U-03LRH / Diodes D5V0F2U3LP
- 60V is the dividing line! In-depth analysis of key protection technologies for light electric vehicle (LEV) battery management systems
- POE Interface Surge Protection: From Board Burnout to a 4KV Worry-Free Design Solution — A Compliant Design Approach Using the LMBJ58CP4
- Applications of Ultra-Low Capacitance (0.05pF) ESD Devices
- Save for later! Complete practical EMC protection solution for USB Type-C interfaces
